| /* Coldfire C Header File | |
| * Copyright Freescale Semiconductor Inc | |
| * All rights reserved. | |
| * | |
| * 2007/03/19 Revision: 0.91 | |
| */ | |
| #ifndef __MCF52235_GPIO_H__ | |
| #define __MCF52235_GPIO_H__ | |
| /********************************************************************* | |
| * | |
| * General Purpose I/O (GPIO) | |
| * | |
| *********************************************************************/ | |
| /* Register read/write macros */ | |
| #define MCF_GPIO_PORTNQ (*(vuint8 *)(&__IPSBAR[0x100008])) | |
| #define MCF_GPIO_DDRNQ (*(vuint8 *)(&__IPSBAR[0x100020])) | |
| #define MCF_GPIO_SETNQ (*(vuint8 *)(&__IPSBAR[0x100038])) | |
| #define MCF_GPIO_CLRNQ (*(vuint8 *)(&__IPSBAR[0x100050])) | |
| #define MCF_GPIO_PNQPAR (*(vuint16*)(&__IPSBAR[0x100068])) | |
| #define MCF_GPIO_PORTAN (*(vuint8 *)(&__IPSBAR[0x10000A])) | |
| #define MCF_GPIO_DDRAN (*(vuint8 *)(&__IPSBAR[0x100022])) | |
| #define MCF_GPIO_SETAN (*(vuint8 *)(&__IPSBAR[0x10003A])) | |
| #define MCF_GPIO_CLRAN (*(vuint8 *)(&__IPSBAR[0x100052])) | |
| #define MCF_GPIO_PANPAR (*(vuint8 *)(&__IPSBAR[0x10006A])) | |
| #define MCF_GPIO_PORTAS (*(vuint8 *)(&__IPSBAR[0x10000B])) | |
| #define MCF_GPIO_DDRAS (*(vuint8 *)(&__IPSBAR[0x100023])) | |
| #define MCF_GPIO_SETAS (*(vuint8 *)(&__IPSBAR[0x10003B])) | |
| #define MCF_GPIO_CLRAS (*(vuint8 *)(&__IPSBAR[0x100053])) | |
| #define MCF_GPIO_PASPAR (*(vuint8 *)(&__IPSBAR[0x10006B])) | |
| #define MCF_GPIO_PORTQS (*(vuint8 *)(&__IPSBAR[0x10000C])) | |
| #define MCF_GPIO_DDRQS (*(vuint8 *)(&__IPSBAR[0x100024])) | |
| #define MCF_GPIO_SETQS (*(vuint8 *)(&__IPSBAR[0x10003C])) | |
| #define MCF_GPIO_CLRQS (*(vuint8 *)(&__IPSBAR[0x100054])) | |
| #define MCF_GPIO_PQSPAR (*(vuint16*)(&__IPSBAR[0x10006C])) | |
| #define MCF_GPIO_PORTTA (*(vuint8 *)(&__IPSBAR[0x10000E])) | |
| #define MCF_GPIO_DDRTA (*(vuint8 *)(&__IPSBAR[0x100026])) | |
| #define MCF_GPIO_SETTA (*(vuint8 *)(&__IPSBAR[0x10003E])) | |
| #define MCF_GPIO_CLRTA (*(vuint8 *)(&__IPSBAR[0x100056])) | |
| #define MCF_GPIO_PTAPAR (*(vuint8 *)(&__IPSBAR[0x10006E])) | |
| #define MCF_GPIO_PORTTC (*(vuint8 *)(&__IPSBAR[0x10000F])) | |
| #define MCF_GPIO_DDRTC (*(vuint8 *)(&__IPSBAR[0x100027])) | |
| #define MCF_GPIO_SETTC (*(vuint8 *)(&__IPSBAR[0x10003F])) | |
| #define MCF_GPIO_CLRTC (*(vuint8 *)(&__IPSBAR[0x100057])) | |
| #define MCF_GPIO_PTCPAR (*(vuint8 *)(&__IPSBAR[0x10006F])) | |
| #define MCF_GPIO_PORTTD (*(vuint8 *)(&__IPSBAR[0x100010])) | |
| #define MCF_GPIO_DDRTD (*(vuint8 *)(&__IPSBAR[0x100028])) | |
| #define MCF_GPIO_SETTD (*(vuint8 *)(&__IPSBAR[0x100040])) | |
| #define MCF_GPIO_CLRTD (*(vuint8 *)(&__IPSBAR[0x100058])) | |
| #define MCF_GPIO_PTDPAR (*(vuint8 *)(&__IPSBAR[0x100070])) | |
| #define MCF_GPIO_PORTUA (*(vuint8 *)(&__IPSBAR[0x100011])) | |
| #define MCF_GPIO_DDRUA (*(vuint8 *)(&__IPSBAR[0x100029])) | |
| #define MCF_GPIO_SETUA (*(vuint8 *)(&__IPSBAR[0x100041])) | |
| #define MCF_GPIO_CLRUA (*(vuint8 *)(&__IPSBAR[0x100059])) | |
| #define MCF_GPIO_PUAPAR (*(vuint8 *)(&__IPSBAR[0x100071])) | |
| #define MCF_GPIO_PORTUB (*(vuint8 *)(&__IPSBAR[0x100012])) | |
| #define MCF_GPIO_DDRUB (*(vuint8 *)(&__IPSBAR[0x10002A])) | |
| #define MCF_GPIO_SETUB (*(vuint8 *)(&__IPSBAR[0x100042])) | |
| #define MCF_GPIO_CLRUB (*(vuint8 *)(&__IPSBAR[0x10005A])) | |
| #define MCF_GPIO_PUBPAR (*(vuint8 *)(&__IPSBAR[0x100072])) | |
| #define MCF_GPIO_PORTUC (*(vuint8 *)(&__IPSBAR[0x100013])) | |
| #define MCF_GPIO_DDRUC (*(vuint8 *)(&__IPSBAR[0x10002B])) | |
| #define MCF_GPIO_SETUC (*(vuint8 *)(&__IPSBAR[0x100043])) | |
| #define MCF_GPIO_CLRUC (*(vuint8 *)(&__IPSBAR[0x10005B])) | |
| #define MCF_GPIO_PUCPAR (*(vuint8 *)(&__IPSBAR[0x100073])) | |
| #define MCF_GPIO_PORTDD (*(vuint8 *)(&__IPSBAR[0x100014])) | |
| #define MCF_GPIO_DDRDD (*(vuint8 *)(&__IPSBAR[0x10002C])) | |
| #define MCF_GPIO_SETDD (*(vuint8 *)(&__IPSBAR[0x100044])) | |
| #define MCF_GPIO_CLRDD (*(vuint8 *)(&__IPSBAR[0x10005C])) | |
| #define MCF_GPIO_PDDPAR (*(vuint8 *)(&__IPSBAR[0x100074])) | |
| #define MCF_GPIO_PORTLD (*(vuint8 *)(&__IPSBAR[0x100015])) | |
| #define MCF_GPIO_DDRLD (*(vuint8 *)(&__IPSBAR[0x10002D])) | |
| #define MCF_GPIO_SETLD (*(vuint8 *)(&__IPSBAR[0x100045])) | |
| #define MCF_GPIO_CLRLD (*(vuint8 *)(&__IPSBAR[0x10005D])) | |
| #define MCF_GPIO_PLDPAR (*(vuint8 *)(&__IPSBAR[0x100075])) | |
| #define MCF_GPIO_PORTGP (*(vuint8 *)(&__IPSBAR[0x100016])) | |
| #define MCF_GPIO_DDRGP (*(vuint8 *)(&__IPSBAR[0x10002E])) | |
| #define MCF_GPIO_SETGP (*(vuint8 *)(&__IPSBAR[0x100046])) | |
| #define MCF_GPIO_CLRGP (*(vuint8 *)(&__IPSBAR[0x10005E])) | |
| #define MCF_GPIO_PGPPAR (*(vuint8 *)(&__IPSBAR[0x100076])) | |
| /* Bit definitions and macros for MCF_GPIO_PORTNQ */ | |
| #define MCF_GPIO_PORTNQ_PORTNQ1 (0x2) | |
| #define MCF_GPIO_PORTNQ_PORTNQ2 (0x4) | |
| #define MCF_GPIO_PORTNQ_PORTNQ3 (0x8) | |
| #define MCF_GPIO_PORTNQ_PORTNQ4 (0x10) | |
| #define MCF_GPIO_PORTNQ_PORTNQ5 (0x20) | |
| #define MCF_GPIO_PORTNQ_PORTNQ6 (0x40) | |
| #define MCF_GPIO_PORTNQ_PORTNQ7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_DDRNQ */ | |
| #define MCF_GPIO_DDRNQ_DDRNQ1 (0x2) | |
| #define MCF_GPIO_DDRNQ_DDRNQ2 (0x4) | |
| #define MCF_GPIO_DDRNQ_DDRNQ3 (0x8) | |
| #define MCF_GPIO_DDRNQ_DDRNQ4 (0x10) | |
| #define MCF_GPIO_DDRNQ_DDRNQ5 (0x20) | |
| #define MCF_GPIO_DDRNQ_DDRNQ6 (0x40) | |
| #define MCF_GPIO_DDRNQ_DDRNQ7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_SETNQ */ | |
| #define MCF_GPIO_SETNQ_SETNQ1 (0x2) | |
| #define MCF_GPIO_SETNQ_SETNQ2 (0x4) | |
| #define MCF_GPIO_SETNQ_SETNQ3 (0x8) | |
| #define MCF_GPIO_SETNQ_SETNQ4 (0x10) | |
| #define MCF_GPIO_SETNQ_SETNQ5 (0x20) | |
| #define MCF_GPIO_SETNQ_SETNQ6 (0x40) | |
| #define MCF_GPIO_SETNQ_SETNQ7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_CLRNQ */ | |
| #define MCF_GPIO_CLRNQ_CLRNQ1 (0x2) | |
| #define MCF_GPIO_CLRNQ_CLRNQ2 (0x4) | |
| #define MCF_GPIO_CLRNQ_CLRNQ3 (0x8) | |
| #define MCF_GPIO_CLRNQ_CLRNQ4 (0x10) | |
| #define MCF_GPIO_CLRNQ_CLRNQ5 (0x20) | |
| #define MCF_GPIO_CLRNQ_CLRNQ6 (0x40) | |
| #define MCF_GPIO_CLRNQ_CLRNQ7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PNQPAR */ | |
| #define MCF_GPIO_PNQPAR_PNQPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PNQPAR_IRQ1_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ1_IRQ1 (0x4) | |
| #define MCF_GPIO_PNQPAR_IRQ1_SYNCA (0x8) | |
| #define MCF_GPIO_PNQPAR_IRQ1_PWM1 (0xC) | |
| #define MCF_GPIO_PNQPAR_PNQPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PNQPAR_IRQ2_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ2_IRQ2 (0x10) | |
| #define MCF_GPIO_PNQPAR_IRQ2_FEC_RXD3 (0x30) | |
| #define MCF_GPIO_PNQPAR_PNQPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PNQPAR_IRQ3_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ3_IRQ3 (0x40) | |
| #define MCF_GPIO_PNQPAR_IRQ3_FEC_RXD2 (0xC0) | |
| #define MCF_GPIO_PNQPAR_PNQPAR4(x) (((x)&0x3)<<0x8) | |
| #define MCF_GPIO_PNQPAR_IRQ4_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ4_IRQ4 (0x100) | |
| #define MCF_GPIO_PNQPAR_PNQPAR5(x) (((x)&0x3)<<0xA) | |
| #define MCF_GPIO_PNQPAR_IRQ5_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ5_IRQ5 (0x400) | |
| #define MCF_GPIO_PNQPAR_IRQ5_FEC_RXD1 (0xC00) | |
| #define MCF_GPIO_PNQPAR_PNQPAR6(x) (((x)&0x3)<<0xC) | |
| #define MCF_GPIO_PNQPAR_IRQ6_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ6_IRQ6 (0x1000) | |
| #define MCF_GPIO_PNQPAR_IRQ6_FEC_RXER (0x3000) | |
| #define MCF_GPIO_PNQPAR_PNQPAR7(x) (((x)&0x3)<<0xE) | |
| #define MCF_GPIO_PNQPAR_IRQ7_GPIO (0) | |
| #define MCF_GPIO_PNQPAR_IRQ7_IRQ7 (0x4000) | |
| /* Bit definitions and macros for MCF_GPIO_PORTAN */ | |
| #define MCF_GPIO_PORTAN_PORTAN0 (0x1) | |
| #define MCF_GPIO_PORTAN_PORTAN1 (0x2) | |
| #define MCF_GPIO_PORTAN_PORTAN2 (0x4) | |
| #define MCF_GPIO_PORTAN_PORTAN3 (0x8) | |
| #define MCF_GPIO_PORTAN_PORTAN4 (0x10) | |
| #define MCF_GPIO_PORTAN_PORTAN5 (0x20) | |
| #define MCF_GPIO_PORTAN_PORTAN6 (0x40) | |
| #define MCF_GPIO_PORTAN_PORTAN7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_DDRAN */ | |
| #define MCF_GPIO_DDRAN_DDRAN0 (0x1) | |
| #define MCF_GPIO_DDRAN_DDRAN1 (0x2) | |
| #define MCF_GPIO_DDRAN_DDRAN2 (0x4) | |
| #define MCF_GPIO_DDRAN_DDRAN3 (0x8) | |
| #define MCF_GPIO_DDRAN_DDRAN4 (0x10) | |
| #define MCF_GPIO_DDRAN_DDRAN5 (0x20) | |
| #define MCF_GPIO_DDRAN_DDRAN6 (0x40) | |
| #define MCF_GPIO_DDRAN_DDRAN7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_SETAN */ | |
| #define MCF_GPIO_SETAN_SETAN0 (0x1) | |
| #define MCF_GPIO_SETAN_SETAN1 (0x2) | |
| #define MCF_GPIO_SETAN_SETAN2 (0x4) | |
| #define MCF_GPIO_SETAN_SETAN3 (0x8) | |
| #define MCF_GPIO_SETAN_SETAN4 (0x10) | |
| #define MCF_GPIO_SETAN_SETAN5 (0x20) | |
| #define MCF_GPIO_SETAN_SETAN6 (0x40) | |
| #define MCF_GPIO_SETAN_SETAN7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_CLRAN */ | |
| #define MCF_GPIO_CLRAN_CLRAN0 (0x1) | |
| #define MCF_GPIO_CLRAN_CLRAN1 (0x2) | |
| #define MCF_GPIO_CLRAN_CLRAN2 (0x4) | |
| #define MCF_GPIO_CLRAN_CLRAN3 (0x8) | |
| #define MCF_GPIO_CLRAN_CLRAN4 (0x10) | |
| #define MCF_GPIO_CLRAN_CLRAN5 (0x20) | |
| #define MCF_GPIO_CLRAN_CLRAN6 (0x40) | |
| #define MCF_GPIO_CLRAN_CLRAN7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PANPAR */ | |
| #define MCF_GPIO_PANPAR_PANPAR0 (0x1) | |
| #define MCF_GPIO_PANPAR_AN0_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN0_AN0 (0x1) | |
| #define MCF_GPIO_PANPAR_PANPAR1 (0x2) | |
| #define MCF_GPIO_PANPAR_AN1_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN1_AN1 (0x2) | |
| #define MCF_GPIO_PANPAR_PANPAR2 (0x4) | |
| #define MCF_GPIO_PANPAR_AN2_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN2_AN2 (0x4) | |
| #define MCF_GPIO_PANPAR_PANPAR3 (0x8) | |
| #define MCF_GPIO_PANPAR_AN3_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN3_AN3 (0x8) | |
| #define MCF_GPIO_PANPAR_PANPAR4 (0x10) | |
| #define MCF_GPIO_PANPAR_AN4_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN4_AN4 (0x10) | |
| #define MCF_GPIO_PANPAR_PANPAR5 (0x20) | |
| #define MCF_GPIO_PANPAR_AN5_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN5_AN5 (0x20) | |
| #define MCF_GPIO_PANPAR_PANPAR6 (0x40) | |
| #define MCF_GPIO_PANPAR_AN6_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN6_AN6 (0x40) | |
| #define MCF_GPIO_PANPAR_PANPAR7 (0x80) | |
| #define MCF_GPIO_PANPAR_AN7_GPIO (0) | |
| #define MCF_GPIO_PANPAR_AN7_AN7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PORTAS */ | |
| #define MCF_GPIO_PORTAS_PORTAS0 (0x1) | |
| #define MCF_GPIO_PORTAS_PORTAS1 (0x2) | |
| #define MCF_GPIO_PORTAS_PORTAS2 (0x4) | |
| #define MCF_GPIO_PORTAS_PORTAS3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRAS */ | |
| #define MCF_GPIO_DDRAS_DDRAS0 (0x1) | |
| #define MCF_GPIO_DDRAS_DDRAS1 (0x2) | |
| #define MCF_GPIO_DDRAS_DDRAS2 (0x4) | |
| #define MCF_GPIO_DDRAS_DDRAS3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETAS */ | |
| #define MCF_GPIO_SETAS_SETAS0 (0x1) | |
| #define MCF_GPIO_SETAS_SETAS1 (0x2) | |
| #define MCF_GPIO_SETAS_SETAS2 (0x4) | |
| #define MCF_GPIO_SETAS_SETAS3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRAS */ | |
| #define MCF_GPIO_CLRAS_CLRAS0 (0x1) | |
| #define MCF_GPIO_CLRAS_CLRAS1 (0x2) | |
| #define MCF_GPIO_CLRAS_CLRAS2 (0x4) | |
| #define MCF_GPIO_CLRAS_CLRAS3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PASPAR */ | |
| #define MCF_GPIO_PASPAR_PASPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PASPAR_SCL_GPIO (0) | |
| #define MCF_GPIO_PASPAR_SCL_SCL (0x1) | |
| #define MCF_GPIO_PASPAR_SCL_CANTX (0x2) | |
| #define MCF_GPIO_PASPAR_SCL_UTXD2 (0x3) | |
| #define MCF_GPIO_PASPAR_PASPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PASPAR_SDA_GPIO (0) | |
| #define MCF_GPIO_PASPAR_SDA_SDA (0x4) | |
| #define MCF_GPIO_PASPAR_SDA_CANRX (0x8) | |
| #define MCF_GPIO_PASPAR_SDA_URXD2 (0xC) | |
| #define MCF_GPIO_PASPAR_PASPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PASPAR_SYNCB_GPIO (0) | |
| #define MCF_GPIO_PASPAR_SYNCB_SYNCB (0x10) | |
| #define MCF_GPIO_PASPAR_SYNCB_CANTX (0x20) | |
| #define MCF_GPIO_PASPAR_SYNCB_FEC_MDC (0x30) | |
| #define MCF_GPIO_PASPAR_PASPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PASPAR_SYNCA_GPIO (0) | |
| #define MCF_GPIO_PASPAR_SYNCA_SYNCA (0x40) | |
| #define MCF_GPIO_PASPAR_SYNCA_CANRX (0x80) | |
| #define MCF_GPIO_PASPAR_SYNC_FEC_MDIO (0xC0) | |
| /* Bit definitions and macros for MCF_GPIO_PORTQS */ | |
| #define MCF_GPIO_PORTQS_PORTQS0 (0x1) | |
| #define MCF_GPIO_PORTQS_PORTQS1 (0x2) | |
| #define MCF_GPIO_PORTQS_PORTQS2 (0x4) | |
| #define MCF_GPIO_PORTQS_PORTQS3 (0x8) | |
| #define MCF_GPIO_PORTQS_PORTQS4 (0x10) | |
| #define MCF_GPIO_PORTQS_PORTQS5 (0x20) | |
| #define MCF_GPIO_PORTQS_PORTQS6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_DDRQS */ | |
| #define MCF_GPIO_DDRQS_DDRQS0 (0x1) | |
| #define MCF_GPIO_DDRQS_DDRQS1 (0x2) | |
| #define MCF_GPIO_DDRQS_DDRQS2 (0x4) | |
| #define MCF_GPIO_DDRQS_DDRQS3 (0x8) | |
| #define MCF_GPIO_DDRQS_DDRQS4 (0x10) | |
| #define MCF_GPIO_DDRQS_DDRQS5 (0x20) | |
| #define MCF_GPIO_DDRQS_DDRQS6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_SETQS */ | |
| #define MCF_GPIO_SETQS_SETQS0 (0x1) | |
| #define MCF_GPIO_SETQS_SETQS1 (0x2) | |
| #define MCF_GPIO_SETQS_SETQS2 (0x4) | |
| #define MCF_GPIO_SETQS_SETQS3 (0x8) | |
| #define MCF_GPIO_SETQS_SETQS4 (0x10) | |
| #define MCF_GPIO_SETQS_SETQS5 (0x20) | |
| #define MCF_GPIO_SETQS_SETQS6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_CLRQS */ | |
| #define MCF_GPIO_CLRQS_CLRQS0 (0x1) | |
| #define MCF_GPIO_CLRQS_CLRQS1 (0x2) | |
| #define MCF_GPIO_CLRQS_CLRQS2 (0x4) | |
| #define MCF_GPIO_CLRQS_CLRQS3 (0x8) | |
| #define MCF_GPIO_CLRQS_CLRQS4 (0x10) | |
| #define MCF_GPIO_CLRQS_CLRQS5 (0x20) | |
| #define MCF_GPIO_CLRQS_CLRQS6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_PQSPAR */ | |
| #define MCF_GPIO_PQSPAR_PQSPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PQSPAR_QSPI_DOUT_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_DOUT_DOUT (0x1) | |
| #define MCF_GPIO_PQSPAR_QSPI_DOUT_CANTX (0x2) | |
| #define MCF_GPIO_PQSPAR_QSPI_DOUT_UTXD1 (0x3) | |
| #define MCF_GPIO_PQSPAR_PQSPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PQSPAR_QSPI_DIN_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_DIN_DIN (0x4) | |
| #define MCF_GPIO_PQSPAR_QSPI_DIN_CANRX (0x8) | |
| #define MCF_GPIO_PQSPAR_QSPI_DIN_URXD1 (0xC) | |
| #define MCF_GPIO_PQSPAR_PQSPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PQSPAR_QSPI_CLK_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_CLK_CLK (0x10) | |
| #define MCF_GPIO_PQSPAR_QSPI_CLK_SCL (0x20) | |
| #define MCF_GPIO_PQSPAR_QSPI_CLK_URTS1 (0x30) | |
| #define MCF_GPIO_PQSPAR_PQSPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS0_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS0_CS0 (0x40) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS0_SDA (0x80) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS0_UCTS1 (0xC0) | |
| #define MCF_GPIO_PQSPAR_PQSPAR4(x) (((x)&0x3)<<0x8) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS1_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS1_CS1 (0x100) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS1_FEC_TXEN (0x300) | |
| #define MCF_GPIO_PQSPAR_PQSPAR5(x) (((x)&0x3)<<0xA) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS2_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS2_CS2 (0x400) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS2_FEC_TXCLK (0xC00) | |
| #define MCF_GPIO_PQSPAR_PQSPAR6(x) (((x)&0x3)<<0xC) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS3_GPIO (0) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS3_CS3 (0x1000) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS3_SYNCA (0x2000) | |
| #define MCF_GPIO_PQSPAR_QSPI_CS3_SYNCB (0x3000) | |
| /* Bit definitions and macros for MCF_GPIO_PORTTA */ | |
| #define MCF_GPIO_PORTTA_PORTTA0 (0x1) | |
| #define MCF_GPIO_PORTTA_PORTTA1 (0x2) | |
| #define MCF_GPIO_PORTTA_PORTTA2 (0x4) | |
| #define MCF_GPIO_PORTTA_PORTTA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRTA */ | |
| #define MCF_GPIO_DDRTA_DDRTA0 (0x1) | |
| #define MCF_GPIO_DDRTA_DDRTA1 (0x2) | |
| #define MCF_GPIO_DDRTA_DDRTA2 (0x4) | |
| #define MCF_GPIO_DDRTA_DDRTA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETTA */ | |
| #define MCF_GPIO_SETTA_SETTA0 (0x1) | |
| #define MCF_GPIO_SETTA_SETTA1 (0x2) | |
| #define MCF_GPIO_SETTA_SETTA2 (0x4) | |
| #define MCF_GPIO_SETTA_SETTA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRTA */ | |
| #define MCF_GPIO_CLRTA_CLRTA0 (0x1) | |
| #define MCF_GPIO_CLRTA_CLRTA1 (0x2) | |
| #define MCF_GPIO_CLRTA_CLRTA2 (0x4) | |
| #define MCF_GPIO_CLRTA_CLRTA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PTAPAR */ | |
| #define MCF_GPIO_PTAPAR_PTAPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PTAPAR_GPT0_GPIO (0) | |
| #define MCF_GPIO_PTAPAR_GPT0_GPT0 (0x1) | |
| #define MCF_GPIO_PTAPAR_GPT0_FEC_TXER (0x2) | |
| #define MCF_GPIO_PTAPAR_GPT0_PWM1 (0x3) | |
| #define MCF_GPIO_PTAPAR_PTAPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PTAPAR_GPT1_GPIO (0) | |
| #define MCF_GPIO_PTAPAR_GPT1_GPT1 (0x4) | |
| #define MCF_GPIO_PTAPAR_GPT1_FEC_TXD1 (0x8) | |
| #define MCF_GPIO_PTAPAR_GPT1_PWM3 (0xC) | |
| #define MCF_GPIO_PTAPAR_PTAPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PTAPAR_GPT2_GPIO (0) | |
| #define MCF_GPIO_PTAPAR_GPT2_GPT2 (0x10) | |
| #define MCF_GPIO_PTAPAR_GPT2_FEC_TXD2 (0x20) | |
| #define MCF_GPIO_PTAPAR_GPT2_PWM5 (0x30) | |
| #define MCF_GPIO_PTAPAR_PTAPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PTAPAR_GPT3_GPIO (0) | |
| #define MCF_GPIO_PTAPAR_GPT3_GPT3 (0x40) | |
| #define MCF_GPIO_PTAPAR_GPT3_FEC_TXD3 (0x80) | |
| #define MCF_GPIO_PTAPAR_GPT3_PWM7 (0xC0) | |
| /* Bit definitions and macros for MCF_GPIO_PORTTC */ | |
| #define MCF_GPIO_PORTTC_PORTTC0 (0x1) | |
| #define MCF_GPIO_PORTTC_PORTTC1 (0x2) | |
| #define MCF_GPIO_PORTTC_PORTTC2 (0x4) | |
| #define MCF_GPIO_PORTTC_PORTTC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRTC */ | |
| #define MCF_GPIO_DDRTC_DDRTC0 (0x1) | |
| #define MCF_GPIO_DDRTC_DDRTC1 (0x2) | |
| #define MCF_GPIO_DDRTC_DDRTC2 (0x4) | |
| #define MCF_GPIO_DDRTC_DDRTC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETTC */ | |
| #define MCF_GPIO_SETTC_SETTC0 (0x1) | |
| #define MCF_GPIO_SETTC_SETTC1 (0x2) | |
| #define MCF_GPIO_SETTC_SETTC2 (0x4) | |
| #define MCF_GPIO_SETTC_SETTC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRTC */ | |
| #define MCF_GPIO_CLRTC_CLRTC0 (0x1) | |
| #define MCF_GPIO_CLRTC_CLRTC1 (0x2) | |
| #define MCF_GPIO_CLRTC_CLRTC2 (0x4) | |
| #define MCF_GPIO_CLRTC_CLRTC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PTCPAR */ | |
| #define MCF_GPIO_PTCPAR_PTCPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PTCPAR_DTIN0_GPIO (0) | |
| #define MCF_GPIO_PTCPAR_DTIN0_DTIN0 (0x1) | |
| #define MCF_GPIO_PTCPAR_DTIN0_DTOUT0 (0x2) | |
| #define MCF_GPIO_PTCPAR_DTIN0_PWM0 (0x3) | |
| #define MCF_GPIO_PTCPAR_PTCPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PTCPAR_DTIN1_GPIO (0) | |
| #define MCF_GPIO_PTCPAR_DTIN1_DTIN1 (0x4) | |
| #define MCF_GPIO_PTCPAR_DTIN1_DTOUT1 (0x8) | |
| #define MCF_GPIO_PTCPAR_DTIN1_PWM2 (0xC) | |
| #define MCF_GPIO_PTCPAR_PTCPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PTCPAR_DTIN2_GPIO (0) | |
| #define MCF_GPIO_PTCPAR_DTIN2_DTIN2 (0x10) | |
| #define MCF_GPIO_PTCPAR_DTIN2_DTOUT2 (0x20) | |
| #define MCF_GPIO_PTCPAR_DTIN2_PWM4 (0x30) | |
| #define MCF_GPIO_PTCPAR_PTCPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PTCPAR_DTIN3_GPIO (0) | |
| #define MCF_GPIO_PTCPAR_DTIN3_DTIN3 (0x40) | |
| #define MCF_GPIO_PTCPAR_DTIN3_DTOUT3 (0x80) | |
| #define MCF_GPIO_PTCPAR_DTIN3_PWM6 (0xC0) | |
| /* Bit definitions and macros for MCF_GPIO_PORTTD */ | |
| #define MCF_GPIO_PORTTD_PORTTD0 (0x1) | |
| #define MCF_GPIO_PORTTD_PORTTD1 (0x2) | |
| #define MCF_GPIO_PORTTD_PORTTD2 (0x4) | |
| #define MCF_GPIO_PORTTD_PORTTD3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRTD */ | |
| #define MCF_GPIO_DDRTD_DDRTD0 (0x1) | |
| #define MCF_GPIO_DDRTD_DDRTD1 (0x2) | |
| #define MCF_GPIO_DDRTD_DDRTD2 (0x4) | |
| #define MCF_GPIO_DDRTD_DDRTD3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETTD */ | |
| #define MCF_GPIO_SETTD_SETTD0 (0x1) | |
| #define MCF_GPIO_SETTD_SETTD1 (0x2) | |
| #define MCF_GPIO_SETTD_SETTD2 (0x4) | |
| #define MCF_GPIO_SETTD_SETTD3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRTD */ | |
| #define MCF_GPIO_CLRTD_CLRTD0 (0x1) | |
| #define MCF_GPIO_CLRTD_CLRTD1 (0x2) | |
| #define MCF_GPIO_CLRTD_CLRTD2 (0x4) | |
| #define MCF_GPIO_CLRTD_CLRTD3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PTDPAR */ | |
| #define MCF_GPIO_PTDPAR_PTDPAR0 (0x1) | |
| #define MCF_GPIO_PTDPAR_PWM1_GPIO (0) | |
| #define MCF_GPIO_PTDPAR_PWM1_PWM1 (0x1) | |
| #define MCF_GPIO_PTDPAR_PTDPAR1 (0x2) | |
| #define MCF_GPIO_PTDPAR_PWM3_GPIO (0) | |
| #define MCF_GPIO_PTDPAR_PWM3_PWM3 (0x2) | |
| #define MCF_GPIO_PTDPAR_PTDPAR2 (0x4) | |
| #define MCF_GPIO_PTDPAR_PWM5_GPIO (0) | |
| #define MCF_GPIO_PTDPAR_PWM5_PWM5 (0x4) | |
| #define MCF_GPIO_PTDPAR_PTDPAR3 (0x8) | |
| #define MCF_GPIO_PTDPAR_PWM7_GPIO (0) | |
| #define MCF_GPIO_PTDPAR_PWM7_PWM7 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PORTUA */ | |
| #define MCF_GPIO_PORTUA_PORTUA0 (0x1) | |
| #define MCF_GPIO_PORTUA_PORTUA1 (0x2) | |
| #define MCF_GPIO_PORTUA_PORTUA2 (0x4) | |
| #define MCF_GPIO_PORTUA_PORTUA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRUA */ | |
| #define MCF_GPIO_DDRUA_DDRUA0 (0x1) | |
| #define MCF_GPIO_DDRUA_DDRUA1 (0x2) | |
| #define MCF_GPIO_DDRUA_DDRUA2 (0x4) | |
| #define MCF_GPIO_DDRUA_DDRUA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETUA */ | |
| #define MCF_GPIO_SETUA_SETUA0 (0x1) | |
| #define MCF_GPIO_SETUA_SETUA1 (0x2) | |
| #define MCF_GPIO_SETUA_SETUA2 (0x4) | |
| #define MCF_GPIO_SETUA_SETUA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRUA */ | |
| #define MCF_GPIO_CLRUA_CLRUA0 (0x1) | |
| #define MCF_GPIO_CLRUA_CLRUA1 (0x2) | |
| #define MCF_GPIO_CLRUA_CLRUA2 (0x4) | |
| #define MCF_GPIO_CLRUA_CLRUA3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PUAPAR */ | |
| #define MCF_GPIO_PUAPAR_PUAPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PUAPAR_UTXD0_GPIO (0) | |
| #define MCF_GPIO_PUAPAR_UTXD0_UTXD0 (0x1) | |
| #define MCF_GPIO_PUAPAR_UTXD0_FEC_CRS (0x3) | |
| #define MCF_GPIO_PUAPAR_PUAPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PUAPAR_URXD0_GPIO (0) | |
| #define MCF_GPIO_PUAPAR_URXD0_URXD0 (0x4) | |
| #define MCF_GPIO_PUAPAR_URXD0_FEC_RXD0 (0xC) | |
| #define MCF_GPIO_PUAPAR_PUAPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PUAPAR_URTS0_GPIO (0) | |
| #define MCF_GPIO_PUAPAR_URTS0_URTS0 (0x10) | |
| #define MCF_GPIO_PUAPAR_URTS0_CANTX (0x20) | |
| #define MCF_GPIO_PUAPAR_URTS0_FEC_RXDV (0x30) | |
| #define MCF_GPIO_PUAPAR_PUAPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PUAPAR_UCTS0_GPIO (0) | |
| #define MCF_GPIO_PUAPAR_UCTS0_UCTS0 (0x40) | |
| #define MCF_GPIO_PUAPAR_UCTS0_CANRX (0x80) | |
| #define MCF_GPIO_PUAPAR_UCTS0_FEC_RXCLK (0xC0) | |
| /* Bit definitions and macros for MCF_GPIO_PORTUB */ | |
| #define MCF_GPIO_PORTUB_PORTUB0 (0x1) | |
| #define MCF_GPIO_PORTUB_PORTUB1 (0x2) | |
| #define MCF_GPIO_PORTUB_PORTUB2 (0x4) | |
| #define MCF_GPIO_PORTUB_PORTUB3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRUB */ | |
| #define MCF_GPIO_DDRUB_DDRUB0 (0x1) | |
| #define MCF_GPIO_DDRUB_DDRUB1 (0x2) | |
| #define MCF_GPIO_DDRUB_DDRUB2 (0x4) | |
| #define MCF_GPIO_DDRUB_DDRUB3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETUB */ | |
| #define MCF_GPIO_SETUB_SETUB0 (0x1) | |
| #define MCF_GPIO_SETUB_SETUB1 (0x2) | |
| #define MCF_GPIO_SETUB_SETUB2 (0x4) | |
| #define MCF_GPIO_SETUB_SETUB3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRUB */ | |
| #define MCF_GPIO_CLRUB_CLRUB0 (0x1) | |
| #define MCF_GPIO_CLRUB_CLRUB1 (0x2) | |
| #define MCF_GPIO_CLRUB_CLRUB2 (0x4) | |
| #define MCF_GPIO_CLRUB_CLRUB3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PUBPAR */ | |
| #define MCF_GPIO_PUBPAR_PUBPAR0(x) (((x)&0x3)<<0) | |
| #define MCF_GPIO_PUBPAR_UTXD1_GPIO (0) | |
| #define MCF_GPIO_PUBPAR_UTXD1_UTXD1 (0x1) | |
| #define MCF_GPIO_PUBPAR_UTXD1_FEC_COL (0x3) | |
| #define MCF_GPIO_PUBPAR_PUBPAR1(x) (((x)&0x3)<<0x2) | |
| #define MCF_GPIO_PUBPAR_URXD1_GPIO (0) | |
| #define MCF_GPIO_PUBPAR_URXD1_URXD1 (0x4) | |
| #define MCF_GPIO_PUBPAR_URXD1_FEC_TXD0 (0xC) | |
| #define MCF_GPIO_PUBPAR_PUBPAR2(x) (((x)&0x3)<<0x4) | |
| #define MCF_GPIO_PUBPAR_URTS1_GPIO (0) | |
| #define MCF_GPIO_PUBPAR_URTS1_URTS1 (0x10) | |
| #define MCF_GPIO_PUBPAR_URTS1_SYNCB (0x20) | |
| #define MCF_GPIO_PUBPAR_URTS1_UTXD2 (0x30) | |
| #define MCF_GPIO_PUBPAR_PUBPAR3(x) (((x)&0x3)<<0x6) | |
| #define MCF_GPIO_PUBPAR_UCTS1_GPIO (0) | |
| #define MCF_GPIO_PUBPAR_UCTS1_UCTS1 (0x40) | |
| #define MCF_GPIO_PUBPAR_UCTS1_SYNCA (0x80) | |
| #define MCF_GPIO_PUBPAR_UCTS1_URXD2 (0xC0) | |
| /* Bit definitions and macros for MCF_GPIO_PORTUC */ | |
| #define MCF_GPIO_PORTUC_PORTUC0 (0x1) | |
| #define MCF_GPIO_PORTUC_PORTUC1 (0x2) | |
| #define MCF_GPIO_PORTUC_PORTUC2 (0x4) | |
| #define MCF_GPIO_PORTUC_PORTUC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_DDRUC */ | |
| #define MCF_GPIO_DDRUC_DDRUC0 (0x1) | |
| #define MCF_GPIO_DDRUC_DDRUC1 (0x2) | |
| #define MCF_GPIO_DDRUC_DDRUC2 (0x4) | |
| #define MCF_GPIO_DDRUC_DDRUC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_SETUC */ | |
| #define MCF_GPIO_SETUC_SETUC0 (0x1) | |
| #define MCF_GPIO_SETUC_SETUC1 (0x2) | |
| #define MCF_GPIO_SETUC_SETUC2 (0x4) | |
| #define MCF_GPIO_SETUC_SETUC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_CLRUC */ | |
| #define MCF_GPIO_CLRUC_CLRUC0 (0x1) | |
| #define MCF_GPIO_CLRUC_CLRUC1 (0x2) | |
| #define MCF_GPIO_CLRUC_CLRUC2 (0x4) | |
| #define MCF_GPIO_CLRUC_CLRUC3 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PUCPAR */ | |
| #define MCF_GPIO_PUCPAR_PUCPAR0 (0x1) | |
| #define MCF_GPIO_PUCPAR_UTXD2_GPIO (0) | |
| #define MCF_GPIO_PUCPAR_UTXD2_UTXD2 (0x1) | |
| #define MCF_GPIO_PUCPAR_PUCPAR1 (0x2) | |
| #define MCF_GPIO_PUCPAR_URXD2_GPIO (0) | |
| #define MCF_GPIO_PUCPAR_URXD2_URXD2 (0x2) | |
| #define MCF_GPIO_PUCPAR_PUCPAR2 (0x4) | |
| #define MCF_GPIO_PUCPAR_URTS2_GPIO (0) | |
| #define MCF_GPIO_PUCPAR_URTS2_URTS2 (0x4) | |
| #define MCF_GPIO_PUCPAR_PUCPAR3 (0x8) | |
| #define MCF_GPIO_PUCPAR_UCTS2_GPIO (0) | |
| #define MCF_GPIO_PUCPAR_UCTS2_UCTS2 (0x8) | |
| /* Bit definitions and macros for MCF_GPIO_PORTDD */ | |
| #define MCF_GPIO_PORTDD_PORTDD0 (0x1) | |
| #define MCF_GPIO_PORTDD_PORTDD1 (0x2) | |
| #define MCF_GPIO_PORTDD_PORTDD2 (0x4) | |
| #define MCF_GPIO_PORTDD_PORTDD3 (0x8) | |
| #define MCF_GPIO_PORTDD_PORTDD4 (0x10) | |
| #define MCF_GPIO_PORTDD_PORTDD5 (0x20) | |
| #define MCF_GPIO_PORTDD_PORTDD6 (0x40) | |
| #define MCF_GPIO_PORTDD_PORTDD7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_DDRDD */ | |
| #define MCF_GPIO_DDRDD_DDRDD0 (0x1) | |
| #define MCF_GPIO_DDRDD_DDRDD1 (0x2) | |
| #define MCF_GPIO_DDRDD_DDRDD2 (0x4) | |
| #define MCF_GPIO_DDRDD_DDRDD3 (0x8) | |
| #define MCF_GPIO_DDRDD_DDRDD4 (0x10) | |
| #define MCF_GPIO_DDRDD_DDRDD5 (0x20) | |
| #define MCF_GPIO_DDRDD_DDRDD6 (0x40) | |
| #define MCF_GPIO_DDRDD_DDRDD7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_SETDD */ | |
| #define MCF_GPIO_SETDD_SETDD0 (0x1) | |
| #define MCF_GPIO_SETDD_SETDD1 (0x2) | |
| #define MCF_GPIO_SETDD_SETDD2 (0x4) | |
| #define MCF_GPIO_SETDD_SETDD3 (0x8) | |
| #define MCF_GPIO_SETDD_SETDD4 (0x10) | |
| #define MCF_GPIO_SETDD_SETDD5 (0x20) | |
| #define MCF_GPIO_SETDD_SETDD6 (0x40) | |
| #define MCF_GPIO_SETDD_SETDD7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_CLRDD */ | |
| #define MCF_GPIO_CLRDD_CLRDD0 (0x1) | |
| #define MCF_GPIO_CLRDD_CLRDD1 (0x2) | |
| #define MCF_GPIO_CLRDD_CLRDD2 (0x4) | |
| #define MCF_GPIO_CLRDD_CLRDD3 (0x8) | |
| #define MCF_GPIO_CLRDD_CLRDD4 (0x10) | |
| #define MCF_GPIO_CLRDD_CLRDD5 (0x20) | |
| #define MCF_GPIO_CLRDD_CLRDD6 (0x40) | |
| #define MCF_GPIO_CLRDD_CLRDD7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PDDPAR */ | |
| #define MCF_GPIO_PDDPAR_PDDPAR0 (0x1) | |
| #define MCF_GPIO_PDDPAR_PDD0_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD0_PST0 (0x1) | |
| #define MCF_GPIO_PDDPAR_PDDPAR1 (0x2) | |
| #define MCF_GPIO_PDDPAR_PDD1_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD1_PST1 (0x2) | |
| #define MCF_GPIO_PDDPAR_PDDPAR2 (0x4) | |
| #define MCF_GPIO_PDDPAR_PDD2_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD2_PST2 (0x4) | |
| #define MCF_GPIO_PDDPAR_PDDPAR3 (0x8) | |
| #define MCF_GPIO_PDDPAR_PDD3_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD3_PST3 (0x8) | |
| #define MCF_GPIO_PDDPAR_PDDPAR4 (0x10) | |
| #define MCF_GPIO_PDDPAR_PDD4_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD4_DDATA0 (0x10) | |
| #define MCF_GPIO_PDDPAR_PDDPAR5 (0x20) | |
| #define MCF_GPIO_PDDPAR_PDD5_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD5_DDATA1 (0x20) | |
| #define MCF_GPIO_PDDPAR_PDDPAR6 (0x40) | |
| #define MCF_GPIO_PDDPAR_PDD6_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD6_DDATA2 (0x40) | |
| #define MCF_GPIO_PDDPAR_PDDPAR7 (0x80) | |
| #define MCF_GPIO_PDDPAR_PDD7_GPIO (0) | |
| #define MCF_GPIO_PDDPAR_PDD7_DDATA3 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PORTLD */ | |
| #define MCF_GPIO_PORTLD_PORTLD0 (0x1) | |
| #define MCF_GPIO_PORTLD_PORTLD1 (0x2) | |
| #define MCF_GPIO_PORTLD_PORTLD2 (0x4) | |
| #define MCF_GPIO_PORTLD_PORTLD3 (0x8) | |
| #define MCF_GPIO_PORTLD_PORTLD4 (0x10) | |
| #define MCF_GPIO_PORTLD_PORTLD5 (0x20) | |
| #define MCF_GPIO_PORTLD_PORTLD6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_DDRLD */ | |
| #define MCF_GPIO_DDRLD_DDRLD0 (0x1) | |
| #define MCF_GPIO_DDRLD_DDRLD1 (0x2) | |
| #define MCF_GPIO_DDRLD_DDRLD2 (0x4) | |
| #define MCF_GPIO_DDRLD_DDRLD3 (0x8) | |
| #define MCF_GPIO_DDRLD_DDRLD4 (0x10) | |
| #define MCF_GPIO_DDRLD_DDRLD5 (0x20) | |
| #define MCF_GPIO_DDRLD_DDRLD6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_SETLD */ | |
| #define MCF_GPIO_SETLD_SETLD0 (0x1) | |
| #define MCF_GPIO_SETLD_SETLD1 (0x2) | |
| #define MCF_GPIO_SETLD_SETLD2 (0x4) | |
| #define MCF_GPIO_SETLD_SETLD3 (0x8) | |
| #define MCF_GPIO_SETLD_SETLD4 (0x10) | |
| #define MCF_GPIO_SETLD_SETLD5 (0x20) | |
| #define MCF_GPIO_SETLD_SETLD6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_CLRLD */ | |
| #define MCF_GPIO_CLRLD_CLRLD0 (0x1) | |
| #define MCF_GPIO_CLRLD_CLRLD1 (0x2) | |
| #define MCF_GPIO_CLRLD_CLRLD2 (0x4) | |
| #define MCF_GPIO_CLRLD_CLRLD3 (0x8) | |
| #define MCF_GPIO_CLRLD_CLRLD4 (0x10) | |
| #define MCF_GPIO_CLRLD_CLRLD5 (0x20) | |
| #define MCF_GPIO_CLRLD_CLRLD6 (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_PLDPAR */ | |
| #define MCF_GPIO_PLDPAR_PLDPAR0 (0x1) | |
| #define MCF_GPIO_PLDPAR_ACTLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_ACTLED_ACTLED (0x1) | |
| #define MCF_GPIO_PLDPAR_PLDPAR1 (0x2) | |
| #define MCF_GPIO_PLDPAR_LINKLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_LINKLED_LINKLED (0x2) | |
| #define MCF_GPIO_PLDPAR_PLDPAR2 (0x4) | |
| #define MCF_GPIO_PLDPAR_SPDLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_SPDLED_SPDLED (0x4) | |
| #define MCF_GPIO_PLDPAR_PLDPAR3 (0x8) | |
| #define MCF_GPIO_PLDPAR_DUPLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_DUPLED_DUPLED (0x8) | |
| #define MCF_GPIO_PLDPAR_PLDPAR4 (0x10) | |
| #define MCF_GPIO_PLDPAR_COLLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_COLLED_COLLED (0x10) | |
| #define MCF_GPIO_PLDPAR_PLDPAR5 (0x20) | |
| #define MCF_GPIO_PLDPAR_RXLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_RXLED_RXLED (0x20) | |
| #define MCF_GPIO_PLDPAR_PLDPAR6 (0x40) | |
| #define MCF_GPIO_PLDPAR_TXLED_GPIO (0) | |
| #define MCF_GPIO_PLDPAR_TXLED_TXLED (0x40) | |
| /* Bit definitions and macros for MCF_GPIO_PORTGP */ | |
| #define MCF_GPIO_PORTGP_PORTGP0 (0x1) | |
| #define MCF_GPIO_PORTGP_PORTGP1 (0x2) | |
| #define MCF_GPIO_PORTGP_PORTGP2 (0x4) | |
| #define MCF_GPIO_PORTGP_PORTGP3 (0x8) | |
| #define MCF_GPIO_PORTGP_PORTGP4 (0x10) | |
| #define MCF_GPIO_PORTGP_PORTGP5 (0x20) | |
| #define MCF_GPIO_PORTGP_PORTGP6 (0x40) | |
| #define MCF_GPIO_PORTGP_PORTGP7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_DDRGP */ | |
| #define MCF_GPIO_DDRGP_DDRGP0 (0x1) | |
| #define MCF_GPIO_DDRGP_DDRGP1 (0x2) | |
| #define MCF_GPIO_DDRGP_DDRGP2 (0x4) | |
| #define MCF_GPIO_DDRGP_DDRGP3 (0x8) | |
| #define MCF_GPIO_DDRGP_DDRGP4 (0x10) | |
| #define MCF_GPIO_DDRGP_DDRGP5 (0x20) | |
| #define MCF_GPIO_DDRGP_DDRGP6 (0x40) | |
| #define MCF_GPIO_DDRGP_DDRGP7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_SETGP */ | |
| #define MCF_GPIO_SETGP_SETGP0 (0x1) | |
| #define MCF_GPIO_SETGP_SETGP1 (0x2) | |
| #define MCF_GPIO_SETGP_SETGP2 (0x4) | |
| #define MCF_GPIO_SETGP_SETGP3 (0x8) | |
| #define MCF_GPIO_SETGP_SETGP4 (0x10) | |
| #define MCF_GPIO_SETGP_SETGP5 (0x20) | |
| #define MCF_GPIO_SETGP_SETGP6 (0x40) | |
| #define MCF_GPIO_SETGP_SETGP7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_CLRGP */ | |
| #define MCF_GPIO_CLRGP_CLRGP0 (0x1) | |
| #define MCF_GPIO_CLRGP_CLRGP1 (0x2) | |
| #define MCF_GPIO_CLRGP_CLRGP2 (0x4) | |
| #define MCF_GPIO_CLRGP_CLRGP3 (0x8) | |
| #define MCF_GPIO_CLRGP_CLRGP4 (0x10) | |
| #define MCF_GPIO_CLRGP_CLRGP5 (0x20) | |
| #define MCF_GPIO_CLRGP_CLRGP6 (0x40) | |
| #define MCF_GPIO_CLRGP_CLRGP7 (0x80) | |
| /* Bit definitions and macros for MCF_GPIO_PGPPAR */ | |
| #define MCF_GPIO_PGPPAR_PGPPAR0 (0x1) | |
| #define MCF_GPIO_PGPPAR_IRQ8_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ8_IRQ8 (0x1) | |
| #define MCF_GPIO_PGPPAR_PGPPAR1 (0x2) | |
| #define MCF_GPIO_PGPPAR_IRQ9_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ9_IRQ9 (0x2) | |
| #define MCF_GPIO_PGPPAR_PGPPAR2 (0x4) | |
| #define MCF_GPIO_PGPPAR_IRQ10_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ10_IRQ10 (0x4) | |
| #define MCF_GPIO_PGPPAR_PGPPAR3 (0x8) | |
| #define MCF_GPIO_PGPPAR_IRQ11_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ11_IRQ11 (0x8) | |
| #define MCF_GPIO_PGPPAR_PGPPAR4 (0x10) | |
| #define MCF_GPIO_PGPPAR_IRQ12_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ12_IRQ12 (0x10) | |
| #define MCF_GPIO_PGPPAR_PGPPAR5 (0x20) | |
| #define MCF_GPIO_PGPPAR_IRQ13_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ13_IRQ13 (0x20) | |
| #define MCF_GPIO_PGPPAR_PGPPAR6 (0x40) | |
| #define MCF_GPIO_PGPPAR_IRQ14_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ14_IRQ14 (0x40) | |
| #define MCF_GPIO_PGPPAR_PGPPAR7 (0x80) | |
| #define MCF_GPIO_PGPPAR_IRQ15_GPIO (0) | |
| #define MCF_GPIO_PGPPAR_IRQ15_IRQ15 (0x80) | |
| #endif /* __MCF52235_GPIO_H__ */ |